DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2000 EPO. All rts. reserv.

8117589

Basic Patent (No,Kind,Date): JP 63104026 A2 880509 <No. of Patents: 001> MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE (English)

Patent Assignee: NIPPON ELECTRIC CO

Author (Inventor): OTA KENICHI

IPC: *G02F-001/133;

JAPIO Reference No: 120350P000033 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 63104026 A2 880509 JP 86251010 A 861021 (BASIC)

Priority Data (No,Kind,Date): JP 86251010 A 861021 DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02487126 **Image available**

MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

63-104026 [JP 63104026 A]

PUBLISHED:

May 09, 1988 (19880509)

INVENTOR(s): OTA KENICHI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-251010 [JP 86251010]

FILED:

October 21, 1986 (19861021)

INTL CLASS:

[4] G02F-001/133; G02F-001/133

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS)

JOURNAL:

Section: P. Section No. 760, Vol. 12, No. 350, Pg. 33,

September 20, 1988 (19880920)

ABSTRACT

PURPOSE: To uniformly execute an orientation processing on a display electrode, and to eliminate an uneven display by flattening a passivation layer by an etchback method.

CONSTITUTION: A gate electrode 2 and a gate insulating layer 3 are laminated on a transparent substrate 1, and a semiconductor layer 4 is provided thereon. Also, a source electrode 6, a drain electrode 5, and a display electrode 7 connected to the source electrode are provided, thereafter, silicon nitride is formed as a passivation layer 8 on the whole surface, and also, a resist 9 is applied, and a flat shape is obtained by relaxing a level difference by viscosity. Subsequently, plasma etching under the condition that etching speeds of the passivation layer 8 and the resist 9 become the same is executed up to the surface of a low part of the passivation layer 8, and by adopting such an etchback method, flattening is executed. It can be executed to apply an oriented film 10 onto the passivation layer 8, and to perform a uniform orientation processing to the whole surface on the display electrode 7.

⑩ 日本国特許厅(JP)

① 特許出題公開

四公開特許公報(A)

昭63 - 104026

@Int.Cl.4

識別記号

庁内整理番号

❷公開 昭和63年(1988)5月9日

G 02 F 1/133

3 2 7 3 0 3 8205-2H 7370-2H

審査請求 未請求 発明の数 1 (全4頁)

国発明の名称

液晶表示装置の製造方法

到特 題 昭61-251010

金出 顧 昭61(1986)10月21日

母 明 者

太田

健 一

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

①出 頗 人 日本電気株式会社 ②代 理 人 弁理士 内 原 晋

明 超 審

1. 発明の名称

液晶表示感覚の製造方法

2 特許請求の範囲

透明若板上に薄膜トランジスタを形成し、該薄膜トランジスタをパッシベーション層で被性した 後、配向膜を強布し配向処理を適した変晶表示といて、前記パッシベーション層 形成後レジスト層を塗布しブラズマエッチングに より該レジスト層と該パッシベーション層表の をエッチングして、前記パッシベーション層の をエッチングして、前記パッシベーション層の でを子坦にしたことを特徴とする液晶表示妄覚の 製造方法。

3. 発明の評細を説明

〔 産業上の利用分野〕

本発明は液晶表示整理用電視系板の製造方法に 関し、等に電極差板の平坦化に関する。

【従来の技術】

従来、液晶表示要性用は塩素板はある図の断面 図によって示される工程にて作製される。まず選 明素板1上にゲート電値2を金属にて形成し、そ の上にゲート絶級層3、半導体局4を形成する。 ゲート絶級層3としては量化シリコンをそれぞれ 月4としてはアモルファスシリコンをそれぞれブ ラズマCVD法を用いて形成する。その後、ドレ イン電低5、ソース電低6を金額で形成し降温ト ランツスタが作製される(第3図(a))。

次にソース電話と連なる要示電塩7を透明電塩 腹で形成し、パッシペーション船8を形成する (第3図(b))。

この後、全面を配向膜10で被覆する。配向膜10はポリイミドを塗布受成したものが用いられる(第3図(c))。

その後、この様に作型された近極基板に配向処理を施す。これは、この重極基型を用いて液晶要示装度を構成する場合、電板基板上に乗して設けられる液晶の分子を一方向に配向せしめる為のも

のである。突然には第4図(a)に示される様に、回転している綿布ローラー12で配向護10疾血をとすり、配向膜10の表面に無数のは紀なキメ13を作る。第4図(b)に、電極器板の平面図であるが、通常、液晶表示模型の視角依存性の点から配向のキメ13は斜めにつけられる。

〔発明が解決しようとする問題点〕

ここで、通常各層の厚さはゲート電話2が1,000 Å、半導体層4が3,000Å、ドレイン電理5及びソース電極6が2300Å、表示電極9が800Å、ペッシベーション層8が2,000Åであり、また配向膜は800Åである。よって第3図(c)より明らかな様に、ドレイン電塩5及びソース電優6の上のペッシベーション層8の表面と安示電電7の上のペッシベーション層8の表面との高低器は5,700 Å(=1,000Å+3,000Å+2,500Å-800Å)となる。この上に配向膜10が短値されるが、800Å程度ではほとんど段差の縫和に役立たない。

この為、ドレイン包包5及びソース包包6の近 例では、表示包ェ7上に結布ローラー12が落ち

レイン電極 5 とソース電極に連続する表示電極 7 を設けた後、全表面にパッシベーション層 8 として量化シリコンをブラズマ C V Dにて 6000 Å 形成し、更にレジスト 9 を約1 A 塗布した。レジスト 9 は粘性により設置を緩和して平均を形状となる。この時レジスト 9 の装面の高低差は 1000 Å 程度となった。

その後CF*+O* ガス系による気化シリコンのパッションが8とレジスト9とのエッチンク選性が同一とたる条件でのアラズマエッチングをパッション層8の低い部分の表面するとになり、シーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションでは、カーションの登化シリコン区のエッチパック法に関しては、カーションの多倍配数にかける配間を乗回の平坦に対する。(例えば電子材料1985年6月 p86~p21 其号: 井上)。

及さず、配向のキメ13は第4回(b)の研にたり配向不良となる領域14が存在し、投示过医7上全面に一様にはつかない。この様を配向処理を改された道感面板を用いて液晶表示器値を構成した場合、要示道極7上のキメ13のない部分が配向不良部となり、目視上では要示ムラとして現われる。(問題点を解決するための手段)

本発明の液晶表示装置用電極器板の製造方法においては、導膜トランジスタと表示電腦とが形成された器板上にバッンペーション層とレジスト層とを塗布し、ブラズマニッチングによりレジスト層とパッシペーション層との表面をエッテングして平坦なパッシペーション層を得るようにしている。

(寒窓例)

以下、本発明について図面を参照して説明する。 第1図は本発明の一架施例の工程を示す所面図 である。第1図(a)に示される様に、透明薔薇1上 にゲート電弧2とゲート絶縁層3とを積層し、そ の上に半導体層4を設け、さらにソース電源・ド

次に、第1図にに示すように、バッシペーション暦8上に配向膜10を登布した。恒極基板の表面の設立は高々1.000Åであるが、800Åの配向 度10の速布でとの設立はさらに緩和されている。 この後配向膜10上を配向処理したところ表示電 で1上全面に均一を配向処理を確すことが出来た。 第2図は本発明の他の実施例の新面図である。

 ず)を設けて第1図の実施例同様エッチパック伝によりパッシペーション暦8を平坦にする。次にソース選整6上のパッシペーション暦にコンタクトホール11をあけた。

次に、第2図(b)に示すように、一部分がコンタクトホール11を被覆する様に表示地様1を形成した。

並後に配向課10を塗布し(第2図(c))、稿布ローラー12による配向処理を施した。かかる契施例にかいては、表示意图7が配向與10の下に位置し液晶への遺圧印加に対しパッシペーション層8の影響を受けずにすみ、かつ第1図の実際制同様、表面段差が少ない為、均一な配向処理が突現出来た。

(発明の効果)

以上説明したように本名明はパッシペーション層をエッテパック法により平坦化することにより表示電極上の配向処理を均一に出来、表示ムラをなくすことが可能となった。


4. 図面の簡単な説明


第1図(a)~(c)は本発明の一実施例を工程原に示した断面図、第2図(a)~(c)は本発明の他の実施例を工程順に示した断面図、第3図(a)~(c)は従来方法を工程順に示した断面図、第4図は従来方法の配向処理方法を示したもので、同図(a)は配向処理工程の断面図、同図(b)は配向処理後の基板の平面図である。

1 ……透明基板、2 ……ゲート 包柩、3 ……ゲート絶縁層、4 ……半導体層、5 ……ドレイン電径、6 ……ソース電筏、7 ……表示電篷、8 ……パッシペーション層、9 ……レジスト層、10 ……配向膜、11 ……コンタクトホール、12 ……路布ローラー、13 ……キズ、14 ……配向不良となる傾収。

代理人 弁理士 内 原







(0)

有3 図

